🔌 FOC 驱动器硬件深挖:功率级与电路设计

1 驱动器总体架构:分层与信号流

一块成熟的关节驱动板,几乎从不把 MCU 和功率级挤在同一张小板上一锅烩,而是按「信号强弱」和「发热量」分成两层。理解这种分层,是读懂所有开源驱动板(ODrive、VESC、CyberGear)图纸的共同前提。

1.1 控制板 + 功率板的分层思想

• 控制板(Control Board):MCU、编码器接口、CAN/通信收发器、调试口、各路 LDO。它跑的是「干净」的小信号,工作电流在毫安级,对噪声极度敏感。
• 功率板(Power Stage):栅极驱动、MOSFET 半桥、电流采样电阻与运放、母线电容、保护电路。这里流过的是几十安培的电流、纳秒级跳变的高频开关波形,是整块板子发热和 EMI 的源头。

1.2 信号流总览

这条链路上有两个「生死攸关」的细节:① PWM 从 MCU 到 MOSFET 栅极,必须由栅驱放大成 10~15V 的强驱动信号,并插入死区防止上下管直通;② 电流采样必须在功率管开关动作完成、电流稳定的时刻由定时器同步触发 ADC,否则采到的是开关毛刺而非真实相电流(详见第 3 节)。

1.3 典型 BOM 组成

2 功率级选型:MOSFET 与栅极驱动

功率级是驱动板的「肌肉」。选型选错了,不是发热烫手,就是上电瞬间炸管。这一节把 MOSFET 和栅极驱动两块最难啃的骨头讲透。

2.1 MOSFET 五大关键参数

损耗与驱动的两个核心公式:

// 原理性计算示例:48V 母线、相电流峰值 20A 的 MOS 损耗估算
// 导通损耗(占空比 0.5、Rds(on)@100°C 约 3mΩ):
Pcond = I^2 * Rds * D = 20^2 * 0.003 * 0.5 = 0.6 W/颗(单管导通占空比约一半)
// 开关损耗(开关频率 fsw=20kHz、单次开关能量约 Esw):
Psw = fsw * Esw ≈ 20000 * (0.5*Vds*Id*(tr+tf))  // 粗略估算,tr/tf 取 20ns
     ≈ 20000 * (0.5*48*20*(40e-9)) ≈ 0.38 W/颗
// 结论:此工况下导通损耗与开关损耗同量级,选 Rds(on) 与 Qg 都要兼顾

2.2 半桥与三相全桥拓扑

• 半桥(Half-Bridge):一个上管 + 一个下管,输出一相。三个半桥并排就是三相全桥(三相逆变器),输出 U/V/W 三路。
• 为什么全用 N 沟道 MOS:N-MOS 的 Rds(on) 和开关性能显著优于同规格 P-MOS。上管用 N-MOS 需要栅压「浮」到高于源极(相电压)之上,这正是自举或隔离栅驱存在的意义。
• 相电压本质:半桥输出在 VBUS 与 GND 之间高频斩波,配合 SVPWM 让三相电压矢量合成旋转磁场。

2.3 栅极驱动芯片选型

2.4 自举(Bootstrap)vs 隔离式(Isolated)

• 自举驱动:用一颗自举电容 + 快恢复二极管,把下管导通时「接地」的瞬间作为充电窗口,把高边栅压抬到相电压之上约 10~15V。优点是便宜、简单,缺点是高边占空比不能长期 100%(自举电容需要下管周期性导通来补电),极低速/满占空比场景受限。
• 隔离式驱动:用隔离栅驱(如 UCC21520 / Si823x 类隔离半桥驱动)或隔离电源,把高边驱动完全「浮」起来。优点是可长期 100% 占空比、抗共模能力强,缺点是贵、占面积、需要隔离电源。

2.5 死区时间(Dead Time)

上下两个 MOSFET 绝不能同时导通,否则 VBUS 直接对地短路,瞬间电流可达数百安培,这就是「直通炸管」的物理本质。死区就是在下管关断与上管导通之间留出的「空窗」。

• 典型值:100ns~2μs。死区太小 → 直通;死区太大 → 电流谐波大、效率低、低速抖动。
• 依据:死区必须大于 MOSFET 的关断延迟时间(td(off))与栅极驱动传播延迟之和,再留裕量;实际由 MCU 高级定时器寄存器或栅驱芯片(如 DRV8323 的 SPI)配置。
• 验证:示波器双通道同时看同相上下管栅极波形,确认两波形无任何重叠。

3 电流采样:让 FOC「看见」电流

FOC 控制力矩的前提是精确知道相电流(τ = Kt·Iq)。电流采样是整块驱动板最敏感、也最容易被新手搞砸的模拟部分——采样不准,FOC 算法写得再好也跑不起来。

3.1 采样电阻选型

• 阻值(毫欧级):典型 0.5~20mΩ。阻值越大,相同电流下压降越大、信噪比越高,但损耗 P=I²·R 也越大。选型原则:让满量程电流下的压降落在运放输入范围附近(如 10mΩ × 20A = 200mV,再放大 10 倍到 2V)。
• 精度与温漂:1% 精度、温漂 ≤50ppm/°C 的合金电阻(2512 或更小封装)。普通电阻温漂大,电流一大电阻发热,阻值漂移直接引入测量误差。
• 功率余量:P=I²·R,峰值功率按 3 倍以上留余量,大功率时电阻自身发热会反过来恶化温漂。

// 原理性计算示例:采样电阻阻值选取
// 目标:满量程相电流 Ipk = 20A,希望电阻压降 Vsh = 150mV(留运放增益裕量)
Rsh = Vsh / Ipk = 0.15V / 20A = 7.5mΩ  → 取标称 7.5mΩ 或 10mΩ
// 采样电阻损耗(满量程时):
P = Ipk^2 * Rsh = 20^2 * 0.0075 = 3W  → 选 3W×3 余量 = 需 5W 以上封装或并联
// 运放增益(目标输出满量程 2.5V 进 ADC):
Gain = Vout / Vsh = 2.5V / 0.15V ≈ 16.7  → 取预驱内置 CSA 可选增益 20V/V

3.2 三种采样方案对比

结论:关节驱动板主流是双电阻(省一路成本、利用 Ia+Ib+Ic=0)或三电阻(精度最高)。单电阻方案因为要在极窄的 PWM 窗口里「抢时间」采样,对 MCU 时序和死区约束苛刻,新手慎用。

3.3 采样时刻与 PWM 同步(ADC 触发)

这是电流采样最关键的时序纪律:功率管开关瞬间会产生巨大的 di/dt 尖峰,此时采到的电流是「毛刺」而非真实相电流。正确做法是让定时器在 PWM 中心对齐时刻触发 ADC,在开关动作结束、电流回落后采样。

// 伪代码:定时器更新事件(中心对齐 PWM 的谷底)触发 ADC 采样两相电流
void TIM1_BRK_UP_TRG_COM_IRQHandler(void) {
  if (触发源 == 定时器更新事件) {
    float ia = adc_read(CH_A);      // A 相电流(经运放放大后按增益换算)
    float ib = adc_read(CH_B);      // B 相电流
    float ic = -(ia + ib);          // 电流重构:基尔霍夫 Ia+Ib+Ic=0
    // 送入 Clark → Park → PID ...
  }
}

• 触发源:STM32 高级定时器(TIM1/TIM8)的更新事件或比较事件,硬件直接触发 ADC,无需软件轮询,保证采样时刻固定、抖动小。
• 采样窗口:中心对齐 PWM 在「上下管都稳定」的时段采样;避免在 PWM 上升沿/下降沿附近采样。

3.4 运放放大:仪表放大器 / 差分放大器

• 差分(电流检测)放大器:INA240、AD8418 这类专用电流检测运放,共模抑制比(CMRR)高,能直接承受采样电阻两端相对地的共模电压。这是主流方案。
• 预驱内置 CSA:DRV8301 内置 2 路、DRV8323 内置 3 路电流采样放大器,增益可选(如 10/20/40/80 V/V),省去外置运放,布局更紧凑。
• 仪表放大器:高精度场景用,但成本和复杂度更高,关节驱动一般不必要。

3.5 增益、偏置与零点校准

• 偏置电压:单电源供电时,运放输出叠加约 1.65V(VDD/2)偏置,把双向电流映射到 0~3.3V 全量程。偏置必须用运放缓冲或精密分压,不能直接电阻分压(会被采样负载拉偏)。
• 零点校准:电机未通电时,采样输出理论应为偏置电压(1.65V),把此时 ADC 读数记为「零电流」偏移量,运行中扣除。温度变化后建议重新校准。
• 增益校准:通入已知小电流,反算实际增益,消除采样电阻和运放增益的容差。

4 母线设计:储能、滤波与电源树

母线(Bus)是功率级的「能量池」。电机是强感性负载,电流快速通断会在母线上激起剧烈电压波动,母线电容、TVS、软启动和电源树就是为「稳住这个池子」而生的。

4.1 母线电容:电解 + 陶瓷组合

母线电容承担两个角色:储能(PWM 斩波导致的电流脉动由电容补给,避免母线电压跌落)和高频去耦(吸收开关瞬间的高频电流尖峰)。两种角色对应两类电容:

• 电解电容(大容量储能):220~1000μF,耐压 ≥1.5 倍母线电压,提供低频能量缓冲。
• 陶瓷电容(高频去耦):0.1~10μF × N 颗,ESR 极低,必须紧贴 MOSFET 半桥放置,吸收高频尖峰。

4.2 容量估算:I = C·dv/dt

// 原理性计算示例:母线电容容量估算(核心公式 I = C · dv/dt)
// 目标:峰值纹波电流 Iripple = 10A、开关周期内允许母线跌落 ΔV = 0.5V
// 电流脉动持续时间 Δt ≈ 半个开关周期(取 fsw=20kHz → 25μs 的一半 ≈ 12.5μs)
// C = I · Δt / ΔV = 10A × 12.5e-6 s / 0.5V = 250μF
// → 取 220~470μF 电解 + 多颗 1~10μF 陶瓷;实际还要叠加制动回灌与温度降额,留 1.5~2 倍余量

4.3 TVS、防反接与软启动(预充)

• TVS 浪涌保护:电源入口并联 TVS 钳位瞬态过压。24V 系统用 SMBJ33CA 类,48V 系统用 SMBJ58CA 类(见 02-04 避坑指南)。
• 防反接:推荐 PMOS 方案(压降小、大电流不发热),简单方案用肖特基二极管(有 0.3~0.5V 压降)。
• 软启动/预充:上电瞬间母线电容相当于短路,瞬间浪涌电流可能烧保险丝或打坏接插件。做法:串入预充电阻(如 10~100Ω)限制充电电流,电容充满后再用 MOS/继电器把电阻短路旁路。预充时间由 RC 决定(τ=R·C)。
• 制动泄放:电机减速/制动时能量回灌母线,母线电压会被抬高,需制动电阻 + NMOS 泄放回路,防止母线过压炸电容。

4.4 电源树:48V/24V → 12V → 5V → 3.3V

• 拓扑选择:高压差(48V→5V)用 Buck(如 TPS54560、MP2451),低压差(5V→3.3V)用 LDO(如 AMS1117、ME6211)更安静。
• VDDA 隔离:MCU 的模拟电源(VDDA,ADC 参考)必须和数字 3.3V 通过磁珠/0Ω 电阻 + 电容隔离,防止数字开关噪声耦合进 ADC。

5 PCB Layout:功率级布线要点

电力电子里有一句铁律:Layout = Design。原理图画对了、Layout 错了,板子照样炸。这一节在 02-04 通用避坑的基础上,聚焦功率级的三大环路与地平面处理。

5.1 主功率环路最小化(第一优先级)

路径:母线电容 + → 上桥 MOS → 相输出 → 下桥 MOS → 母线电容 −。这条回路承载数百 A/μs 的 di/dt,环路面积每增大一点,寄生电感就增大,开关振铃和 EMI 就急剧恶化。

5.2 栅极驱动走线与开尔文连接

• 栅极电阻 Rg 位置:Rg 必须紧贴 MOSFET 栅极焊盘(不是贴栅驱),利用电阻阻尼抑制栅极 LC 振铃,走线长度 ≤10mm。
• 开尔文(Kelvin)连接:驱动回路的「源极返回」要单独从 MOS 源极焊盘引一根细线回栅驱的返回脚,不能和大电流主回路共用同一条铜箔——否则大电流在铜箔上的压降会叠加进栅极驱动电压,造成误导通。
• 等长:同相 HO/LO 走线长度差 ≤2mm,保持上下管开关时序一致。

5.3 采样走线:差分对、远离功率区

• 开尔文采样:从采样电阻焊盘内侧单独引两根细线到运放输入端,避开电流主回路的铜箔压降。
• 差分走线:采样电阻两端到运放的两根线等长、平行、紧耦合,像差分对一样走,并全程包地。
• 远离开关节点:与所有 PHASE/HO/LO 开关节点保持 ≥3mm 间距,绝不平行走线,必须交叉时 90° 垂直交叉。

5.4 地平面分割:功率地 / 模拟地 / 数字地

5.5 热设计:铜皮、过孔阵列、铝基板

• 铜皮散热:MOSFET 漏极焊盘下方打 3×3 以上过孔阵列(孔径 0.3mm),连通到内层/底层大面积铺铜,把热量导走。
• 铜厚:大功率选 2oz(70μm)铜厚,可降低 MOS 结温约数摄氏度。
• 铝基板:超大功率或散热要求苛刻时,功率级单独做铝基板(Aluminum PCB),导热性远超 FR4。
• 采样电阻发热:不要在采样电阻上方放电解电容等温度敏感器件。

6 保护电路:不炸板的最后防线

软件保护(限流、过温降额)响应在毫秒级,而功率管直通、过流可能在微秒级就炸管。因此真正的「保命」防线必须落在硬件上,与固件互为备份。

6.1 过流保护:比较器快速关断 + 栅驱 OCP/DESAT

• 硬件比较器逐波限流:用高速比较器(或 MCU 内置比较器)监视电流采样信号,一旦超过阈值,硬件直接封锁 PWM,逐波(cycle-by-cycle)限流,不经过软件。
• 栅驱 OCP/DESAT:DRV83 系列内置过流保护(OCP),检测到过流自动关闭栅极并拉低 nFAULT 通知 MCU;IGBT/大功率 MOS 常用 DESAT(去饱和)检测,通过监测导通压降判断短路。
• nFAULT 必须接外部中断:过流/过温/欠压时栅驱拉低 nFAULT,MCU 立即关断 PWM——这条线不接,保护等于白设。

6.2 过压 / 欠压保护

• 过压(OVP):制动回灌会使母线电压抬高,电阻分压采样母线电压进 ADC/比较器,超阈值时开启制动泄放或封锁 PWM。TVS 在硬件层兜底钳位瞬态尖峰。
• 欠压(UVLO):母线电压过低时,栅驱的欠压锁定(UVLO)会主动关闭,防止 MOSFET 进入线性区过热;栅驱芯片本身也内置 UVLO。

6.3 过温保护(NTC)

• NTC 热敏电阻:放在 MOSFET 旁或功率板热点,分压后进 ADC,如 10k NTC(1% 精度、B 值约 3950)。
• 降额策略:超过 85°C 软件降功率,超过阈值直接停机;硬件上可配合温度开关做硬保护。

6.4 堵转保护与反电动势检测

• 堵转保护:电机堵转时转速为 0 但电流持续拉满,电流 × 时间会快速积累热量。固件检测到「高电流 + 零速度」持续超时即停机。
• 反电动势(BEMF)检测:反电动势与转速成正比,既可用于无感观测转子位置,也可用于判断「高速运行中突然断驱动」的工况——此时 BEMF 可能高于母线电压,通过 MOS 体二极管整流回灌母线,需要制动泄放或母线过压保护兜底。

// 伪代码:保护状态机(硬件 + 软件两层协同)
void protection_loop(void) {
  if (栅驱 nFAULT 拉低) {  // 硬件已触发 OCP/UVLO/OTSD
    disable_pwm();          // 立即封锁 PWM
    latch_fault(FAULT_DRIVER);
  }
  if (母线电压 > OVP阈值)  { enable_brake(); disable_pwm(); }
  if (母线电压 < UVLO阈值) { disable_pwm(); }
  if (NTC温度 > 85°C)     { derate_current(0.5); }      // 降功率
  if (NTC温度 > 105°C)    { disable_pwm(); }
  if (|速度| < 阈值 && |电流| > 堵转阈值 && 持续 > 超时) { disable_pwm(); }  // 堵转
}

7 调试实战:示波器测量点与故障波形

驱动板调不通,九成是「没量对地方」。这一节列出必测点和最常见的三类故障波形,以及电机发热/炸管的排查思路。

7.1 必测点(设计时就要预留测试点 TP)

7.2 三类常见故障波形

• 振铃(Ringing):栅极或相电压波形在开关沿出现衰减振荡。原因:栅极回路/功率回路寄生电感大、Rg 太小。对策:Rg 移到 MOS 栅极旁并增大到 20~33Ω、缩小功率环路、加 RC 缓冲。
• 直通(Shoot-Through):上下管栅极波形有重叠,或相电压出现「半导通平台」。原因:死区不足、栅极误导通。对策:增大死区、检查开尔文连接与下拉电阻,直通会瞬间大电流——务必先低压限流验证。
• 采样毛刺(Sampling Glitch):采样输出波形在开关沿出现尖峰。原因:采样时刻落在开关沿、采样线耦合开关节点。对策:把 ADC 触发点移到 PWM 中心、采样线差分包地远离开关节点。

7.3 电机发热 / 驱动器炸管排查流程

8 开源参考:ODrive / VESC / SimpleFOC / CyberGear

功率级设计最好的老师是成熟开源项目。逐个拆它们的硬件骨架,能直接对照本页前几节的每个知识点。

8.1 ODrive 硬件(功率板 24V/56V)

ODrive 是最著名的开源高功率 FOC 驱动板。经典板卡 v3.6 基于 STM32F405 + DRV8301(三相栅驱 + 双电流采样运放 + Buck),母线电压支持约 24V~56V 量级,双轴驱动。它的电流采样采用低边采样电阻 + DRV8301 内置 CSA,母线电容、栅驱、采样电阻布局规范,是学习功率级 Layout 的教科书级图纸(硬件原理图与 PCB 在 GitHub 全开源)。

8.2 VESC 硬件

VESC(本杰明电调,github.com/vedderb/bldc)是另一块经过多年迭代验证的开源 FOC 驱动板。其经典硬件同样采用 DRV8301 栅驱 + 低边三电阻采样的架构,功率级从低压到高压有多个版本,社区对「三电阻低边采样 + DRV 放大器」的讨论非常充分,是理解第 3 节采样方案的绝佳对照。

8.3 SimpleFOC 硬件示例

SimpleFOC 主要是一套固件库,但它配套了多个参考硬件(SimpleFOC Shield、Mini、以及与各类三相驱动板的接线范例)。SimpleFOC 的价值在「软件侧」,本页不展开(见 04-02);硬件侧它默认的参考驱动板普遍是「三相半桥驱动模块 + 可选低边采样」,适合作为理解功率级信号流的入门跳板。

8.4 小米 CyberGear 拆解分析

CyberGear(2023 年发布,首发价约 499 元)是一颗开源准直驱关节模组,把电机、减速器、编码器、驱动器集成一体,通过 CAN(1Mbps)通信。据多方拆解报告,其内部编码器采用 ams AS5047P 磁编码器;主控与驱动芯片的具体型号在不同批次/拆解中说法不一,官方未完整公布,建议以实际拆解图为准(标「约」)。它最大的价值是展示了一块高功率关节驱动如何被「压缩」进一个模组:功率级、母线电容、采样全部紧贴电机本体,散热与体积的权衡极具参考意义。

8.5 开源项目硬件骨架对照

9 与本项目关联:Hdrive 驱动器硬件要点回顾

本项目的 Hdrive 融合方案是一套面向人形机器人关节的驱动模组。回到硬件功率级,它的驱动器部分需要同时满足「高功率密度 + 高可靠 + 可量产」三件事,本页的每个知识点都能直接映射到设计决策上:

• 分层:控制板与功率板分离,Hdrive 的 MCU 控制板与功率级分开,便于散热与量产维护(呼应第 1 节)。
• 功率级:母线 48V 量级时,功率 MOSFET 需选 80~100V Vds、毫欧级 Rds(on)、低 Qg 的型号,栅驱优先 DRV8323/DRV8353 这类集成 CSA + 死区 + OCP 的三相驱,把保护收敛进芯片(呼应第 2 节)。
• 采样:采用 双电阻或三电阻低边采样 + 差分放大,ADC 由定时器在 PWM 中心同步触发,零点与增益做上电校准(呼应第 3 节)。
• 母线:电解 + 陶瓷组合,按 I=C·dv/dt 估算容量,预留软启动预充与制动泄放(呼应第 4 节)。
• Layout:主功率环路最小化、栅极开尔文连接、采样差分对远离功率区、PGND/AGND 单点连接(呼应第 5 节)。
• 保护:硬件比较器逐波限流 + 栅驱 OCP + nFAULT 中断 + NTC 过温 + 堵转检测,软硬两层兜底(呼应第 6 节)。

10 深度讲解：Clarke / Park 变换一步步推 + 为什么 Id=0

第一步 Clarke（3 相 → 2 相,等幅值约定）。三相星接无中线时 i_a+i_b+i_c=0,三相信息其实只有两个自由度,可以直接投影:

第二步 Park（静止 → 随转子旋转）。设电角度 θ_e(注意是电角度=机械角×极对数),把 αβ 向量朝反方向旋回去:

数值算例(一分钟手算)：测得 i_α=5 A、i_β=8.66 A(即幅值 10 A、矢量角 60°),当前 θ_e=30°:
i_d = 5×cos30° + 8.66×sin30° = 4.33+4.33 = 8.66 A;i_q = −5×sin30° + 8.66×cos30° = −2.5+7.5 = 5.0 A。校验:√(8.66²+5²)=10 ✓ 幅值守恒。也就是说此刻电流矢量与 d 轴夹角 arctan(5/8.66)=30°。

为什么常规关节电机取 I_d=0?PMSM 转矩方程 Te = 1.5·p·[ψ_f·i_q + (L_d−L_q)·i_d·i_q]。人形关节常用的表贴式磁路 L_d≈L_q,磁阻项归零;i_d 不产生转矩却贡献铜损与退磁风险 → 把它钉死在 0,让每一安培都花在 iq 上,转矩/安培最优。例外要记住:内置式(IPM)L_q>L_d,可以给负 id 换磁阻转矩(MTPA);高速区还能用负 id 削弱反电动势做弱磁扩速——CyberGear 等高转速方案内核就有这类策略,但入门一律从 Id=0 开始最稳妥。

11 本节自测

12 参考资料

资料整理更新至 2026-08 · 芯片参数与开源项目信息经 web_search 核实,未官方公布之处已标注「约」。

• TI DRV8301:三相栅极驱动 + 双电流采样运放 + Buck 降压(官方产品页)
• DRV8301 数据手册(TI 官方,栅驱/CSA 参数)
• TI DRV8323:三相智能栅驱(SPI 配置死区/增益/OCP,官方)
• Infineon IR2104:自举半桥栅极驱动(DigiKey 产品页)
• ODrive v3.6 官方商店页(NRND,母线电压与板卡信息)
• ODrive 开源仓库:硬件原理图与 PCB(GitHub)
• ODrive v3.6 采样电阻位置与电路讨论(ODrive 社区)
• VESC 开源仓库(github.com/vedderb/bldc)
• VESC 6 三电阻低边采样方案讨论(vesc-project 社区)
• SimpleFOC 官方文档(含参考硬件与接线范例)
• 小米 CyberGear 微电机拆解分析(博客园)
• CyberGear 拆解:ams AS5047P 磁编码器解析(电子发烧友)
• 电机控制器母线电容选择及容量计算(知乎专栏)